DDR5：每组四个存储芯片，第五个用于片上ECC测试。
这标志着计算机内存的一个里程碑，JEDEC已发布了DDR5 SDRAM的下一个主要标准的最终规范。自20年代后期以来，DDR4标准的最新版本一直是PC和服务器开发的主要内容。 DDR5再次扩展了内存功能，使峰值速度和内存容量翻了一番。新标准有望在2021年实现，从服务器级别开始实施，然后泄漏到客户端PC和其他设备。
DDR5规范最初计划于2018年发布。今天的DDR5规范发布稍微落后于最初的JEDEC时间表，但这并没有减损其重要性。与之前的每个DDR迭代一样，DDR5的重点再次集中在提高内存密度和速度上。JEDEC的目标是将两者都提高一倍，将最大内存速度设置为至少6.4 Gbps，而一个完整的LRDIMM的容量可以达到2 TB。
| 一代JEDEC DDR | ||||||
| DDR5 | DDR4 | DDR3 | LPDDR5 | |||
| 最高 一芯密度 | 64 Gbps的 | 16 Gbps | 4 Gbps | 32 Gbps | ||
| 最高 UDIMM大小 | 128 GB | 32 GB | 8 GB | 不适用 | ||
| 最高 传输速度 | 6.4 Gbps的 | 3.2 Gbps | 1.6 Gbps | 6.4 Gbps的 | ||
| 频道 | 2 | 1个 | 1个 | 1个 | ||
| 宽度（非ECC） | 64位（2x32） | 64位 | 64位 | 16位 | ||
| 银行
（每组） |
4 | 4 | 8 | 十六 | ||
| 银行集团 | 8/4 | 4/2 | 1个 | 4 | ||
| 包装长度 | BL16 | BL8 | BL8 | BL16 | ||
| 电压（Vdd） | 1.1伏 | 1.2伏 | 1.5伏 | 1.05伏 | ||
| Vddq | 1.1伏 | 1.2伏 | 1.5伏 | 0.5伏 | ||
DDR5设计了数年（或数十年），将允许使用密度高达64 Gbps的单个存储芯片，这是16 Gbps DDR4的最大密度的4倍。 40单元LRDIMM与允许在单个芯片上最多堆叠8个内核（芯片）的堆叠相结合，可以为传统设计的DIMM实现2TB或128GB的有效存储容量。
但是内存量将逐渐增加，但是速度会立即增加。 DDR5将以4.8Gbps的速度启动，这比3.2Gbps DDR4的官方最大速度快约50％。在随后的几年中，该规范的当前版本允许高达6.4 Gbps的数据速率。随着技术的进步，SK海力士实际上可以在此十年内实现其DDR5-8400目标。
这些速度目标的核心是DIMM和内存总线上的更改，以便每个时钟提供和传输大量数据。由于时钟频率停留在几百兆赫兹，并且尚无法提高时钟频率，因此有必要提高并行度（在CPU中也会发生这种情况，在CPU中添加了更多的内核）。
与LPDDR4和GDDR6等其他标准一样，一个DIMM分为两个通道。 DDR5提供了两个独立的32位数据通道（或带有ECC验证的40位），而不是每个DIMM一个64位数据通道。同时，每个通道的数据包长度从8字节（BL8）增至16字节（BL16），从而使每个通道每次操作将交付64字节。因此，以相同核心速度运行的DDR5 DIMM将在DDR4 DIMM执行一次操作时执行两次64字节操作，从而使有效带宽增加了一倍。
除了更改存储体之外，JEDEC引入了稍微修改的总线，尽管它在更严格的公差范围内工作。
这里的关键驱动力是决策反馈均衡（DFE）的引入。在非常高的水平上，DFE是通过利用来自存储器总线接收器的反馈来提供更好的对齐方式来减少符号间干扰的一种手段。更好的对准又可以使总线的信号更清晰，从而提高传输速度。
随着内核密度和存储速度的变化，DDR5还改善了工作电压。根据规格，DDR5的工作电压为Vdd为1.1V，高于DDR4的1.2V。与以前的更新一样，这应该会稍微提高内存的能效。此外，这些模块现在具有内置稳压器。
DDR5 DIMM内存仍具有288针，但是针脚不同。
这类似于从DDR2到DDR3的过渡，其中引脚数也保持不变：240引脚。
但是，当然，即使将DDR5插入旧插槽，也无法使用它。
JEDEC设置了其成员可以使用的标准。从一开始就参与DDR5开发过程的主要内存制造商已经开发了DIMM原型，现在正在考虑将首批商业产品推向市场。例如，SK Hynix于2019年11月发布了DDR5原型。
该标准定稿后，预计首批DDR5模块和主板将在12-18个月内交付。
